• 首页 > 芯闻 > 台积电更新 SoIC 3D 芯片封装堆叠技术路线图：2029 年互连间距缩至 4.5μm

台积电更新 SoIC 3D 芯片封装堆叠技术路线图：2029 年互连间距缩至 4.5μm

关键词：台积电SoIC 3D 芯片封装

时间：2026-4-30 17:02:49      来源：互联网

“ 在北美技术研讨会上，台积电更新公布 SoIC 3D 堆叠技术路线图，明确了未来几年的技术演进方向。台积电计划缩小现有的 6μm 互连间距，目标到 2029 年缩小至 4.5μm。
”

在北美技术研讨会上，台积电更新公布 SoIC 3D 堆叠技术路线图，明确了未来几年的技术演进方向。台积电计划缩小现有的 6μm 互连间距，目标到 2029 年缩小至 4.5μm。

注：SoIC 全称 System on Integrated Chips，是台积电开发的 3D IC 封装技术，通过垂直堆叠多个芯片实现高性能、高密度的集成。

相比传统封装，SoIC 利用混合键合技术实现芯片间的直接互连，大幅缩短信号路径，降低功耗与延迟，适用于高性能计算与 AI 芯片。

在技术路径上，SoIC 主要分为 Face-to-Back（F2B，背对背）和 Face-to-Face（F2F，面对面）两种堆叠方式。F2B 堆叠受限于物理结构，信号必须穿过底部的硅通孔（TSV）和多层金属，不仅增加延迟和功耗，还限制了互连密度。

数据显示，F2B 设计的信号密度仅为 1500 个 / mm²。相比之下，F2F 堆叠通过混合铜键合技术直接连接两块芯片的金属层，无需使用 TSV，信号密度大幅提升至 14000 个 / mm²，让芯片间的通信性能接近片内互连水平。

从纯粹的互连间距来看，台积电在 2023 年实现了相当精细的 9µm 间距，足以支持 AMD Instinct MI300 系列等产品，但第一代 SoIC 仅支持 F2B 设计。台积电在 2025 年把互连间距缩短到 6μm，并预估到 2029 年间距将缩小至 4.5µm。

以上图源：台积电

富士通的 Monaka 处理器是该技术的首个重量级应用。这款面向数据中心的 CPU 拥有 144 个 Armv9 核心，其计算模块采用台积电 N2 工艺制造，并通过 F2F 方式堆叠在 N5 工艺的 SRAM 芯片之上。

上一篇：【无人机实名登记和激活要求将于 5 月 1 日起全国实施】

下一篇：【SEMI：AI 数据中心相关的硅晶圆需求已延伸至电源管理组件】

猜你喜欢

• 芯闻
• 芯品
• 方案
• 文章

• • 无人机实名登记和激活要求将于 5 月 1 日起全国实施
• • 台积电更新 SoIC 3D 芯片封装堆叠技术路线图：2029 年互连间距缩至 4.5μm
• • SEMI：AI 数据中心相关的硅晶圆需求已延伸至电源管理组件
• • 引领未来出行变革，Arm 助力中国智能汽车加速升级

• • 青芯半导体发布国内首款 144 通道 PCIe Gen5 Switch 交换芯片
• • 华北工控EPC－3206HG搭载海光3000系列处理器：满足工业网关的产品需求
• • 650V 140mΩ碳化硅JFET量产 : 开启高效电源新纪元
• • Abracon 推出 AFBC－SH 系列低损耗、大电流铁氧体磁珠

• • 引入STM32MP135F安全芯！米尔MYD-YF13X系统、安全、功能三重升级
• • 当6 TOPS不再是极限：米尔RK3576 + Hailo-8，让高帧率摄像头真正“实时”
• • 12V升32V大功率2x110W双声道D类音频功放+升压芯片组合解决方案
• • ROS2 SLAM Toolbox 建图和导航指南——米尔RK3576开发板

• • 深耕数据农场
• • 大理5G研究院坚持创新与保护并重构建知识产权与新兴科技硬实力
• • 四大“门派”围攻边缘及端侧AI SoC市场“光明顶”
• • 从新锐到主力 紫光展锐以全栈技术突围智能汽车芯片赛道

来源:中电网